新華社北京12月17日電（記者 胡喆）中國航太科工集團二院25所微係統研發中心日前成功自主研制面向相控陣應用的CMOS收發晶片，與傳統實現方式相比，CMOS相控陣收發晶片生産成本將降低50%以上，産品體積降低50%以上。

　　專家介紹，採用CMOS工藝制作相控陣收發晶片是未來相控陣技術的主流發展趨勢。與傳統由分離模組組成的收發通道結構相比，CMOS相控陣收發晶片具有巨大技術優勢，它可以單通道整合功率放大、低噪聲放大、移幅、移相和數字控制等全部功能，並可實現多個收發通道的單片整合，具有整合度高、體積小、重量輕、功耗低以及批産成本低等優勢。

　　目前國內CMOS相控陣收發晶片的研制還處于起步階段，僅有少數幾家單位有研發基礎，可借鑒經驗少。25所微係統研發中心結合工程應用需求，自2016年開始了相關的設計與論證，設計方案經過多次修改和優化，實現過程歷經多次迭代，最終突破接收和發射全通道整合、高性能移相移幅、寬頻帶設計等多項關鍵技術難題。

　　目前，二院25所微係統研發中心已完成了相控陣收發晶片的設計和測試，各項測試指標均達到設計要求。CMOS相控陣收發晶片的成功研制，為相控陣係統的低成本化提供了解決方案。

【糾錯】

責任編輯： 聶晨靜