記者12月23日從中國科學技術大學獲悉，該校教授潘建偉、朱曉波、彭承志和副教授陳福升等，基於超導量子處理器“祖衝之3.2號”在碼距為7的表面碼上實現了低於糾錯閾值的量子糾錯，使得我國達到了“低於閾值，越糾越對”的關鍵里程碑，為未來大規模容錯量子計算奠定關鍵技術基礎。

  實現容錯通用量子計算機的必要條件是通過量子糾錯抑制量子比特的錯誤率以滿足大規模集成的要求。表面碼是目前最成熟的量子糾錯方案之一。通過表面碼將多個物理量子比特編碼成一個邏輯量子比特，原理上隨着物理比特數目（即碼距）的增加，邏輯比特的錯誤率能夠不斷降低。

  然而，量子糾錯需要引入大量額外的量子比特和量子門操作，導致更多的噪聲源和錯誤通道。如果物理量子比特的原始錯誤率過高，增大糾錯碼距帶來的額外錯誤反而會淹沒糾錯帶來的收益，導致“越糾越錯”。在所有錯誤類型中，“泄漏錯誤”尤為致命——量子比特會脫離預定的計算能級，進入無法通過表面碼直接糾正的無效狀態。隨着系統規模的擴大，泄漏錯誤的累積效應將成為阻礙糾錯性能提升的主要瓶頸。

  因此，全球量子糾錯研究的焦點在於不斷降低物理比特的各類錯誤水平，特別是抑制泄漏錯誤，使系統的整體操控精度突破一個嚴苛的“糾錯閾值”。只有跨越這一閾值，量子糾錯才能産生正向凈收益，實現“越糾越對”的理想效果。實現“低於閾值”的量子糾錯，成為衡量量子計算系統能否從實驗室原型走向實用化的關鍵分水嶺。

  近期，中國科大團隊基於107比特“祖衝之3.2號”量子處理器，提出並成功實踐了一種全新的“全微波量子態泄漏抑制架構”。在“祖衝之3.2號”處理器本身具備的高精度單雙比特門操作、長相干時間等優異性能基礎上，研究團隊結合全微波量子態泄漏抑制架構，實現了碼距為7的表面碼邏輯比特。

  實驗結果顯示，邏輯錯誤率隨碼距增加顯著下降，錯誤抑制因子達到1.4，證明了系統已工作在糾錯閾值之下，成功達到了“越糾越對”的目標。同時，研究人員介紹，全微波量子態泄漏抑制架構具有天然的頻分復用特性，為未來構建百萬比特級量子計算機提供了一種更具優勢的解決方案。

  該成果以封面論文和“編輯推薦”的形式發表於權威學術期刊《物理評論快報》。（記者何曦悅、戴威）