該芯片採用互補金屬氧化物半導體(CMOS)原理及300毫米、65納米製程工藝，憑藉每芯片超過一百萬個行納米孔檢測單元（下一代芯片設計已達數千萬級規模）之高密度，顯著降低測序成本。交流(AC)阻抗檢測技術及微流控芯片進一步提升該芯片的精度，有效降低噪聲提高準確性。此外，該技術兼容標準半導體製程，可實現低成本量，形成強大競爭優勢。